定錨產業筆記-2026 年中 AI相關 產業趨勢講座

wagaly

1. 受惠於AI對先進製程需求非常強勁，無塵室已成為目前先進製程擴產最大瓶頸，預估台積電2026年資本支出580億美元，2027、2028年進一步提高至720、840億美元。2029~2030年A14製程進入ramp up階段，並開始啟動A10製程早期投資，資本支出至少維持在高原期，也不排除進一步提高的可能性。

2. 與2018年擴產循環的差異，第一點是Arizona廠務成本大幅提高5~6倍，未來都會轉化成供應鏈的營收；第二點是前一波循環，供應鏈集中在漢翔、和淞、兆聯、帆宣……等嫡系廠商，這波開始外溢至亞翔、洋基工程……等二線廠商，顯示需求非常強；第三點是本次循環其他產業也在擴產，未能切入台積電供應鏈的廠務公司，也有記憶體、封測廠、資料中心……等機會

3. 台灣建廠一座約200億元，無塵室、機電合計佔100~120億元，水、氣、化各佔30億元。美國建廠一座約1,000~1,200億元，無塵室、機電合計佔500~600億元，水、氣、化各佔180~200億元。以上均不含土建，台灣建廠土建約100~120億元，美國建廠土建約400~500億元。

4. Fab21 P2主系統裝機時程從6~8季縮短至5~6季，P3從2027Q1提前至2026下半年，P4主系統裝機從2028Q1提前至2027下半年。Fab22 P3主系統裝機從2026Q2提前至2026Q1，P4從2027Q1提前至2026Q3，P5從2027Q2提前至2027Q1。Fab22 P4、P5規劃一半N2、一半A16，Fab22 P7改為A16，進度有可能提前，因應NVIDIA需求上修。5. 未來可能發生的催化劑有兩點，第一點是台積電2026年資本支出有可能會上修約30~40億美元，下季法說會有可能會將區間往上平移至540~580億美元；第二點是2026Q3 Arizona P3、Fab22 P4、Fab20 P3開始進場後，廠務工程供應鏈合約負債逐步墊高。


半導體設備商受惠CoWoS、SoIC、CoPoS擴產1. 2026年CSP持續投入AI算力的建置，觀察到從前段製程、到封裝、載板、PCB許多節點都呈現產能不足的瓶頸，對於相關設備商成長賽道很明確。2. 首先看到台積電CoWoS 先進封裝目前持續供不應求，2027、2028年持續擴充CoWoS產能，預估2027、2028年底CoWoS月產能分別會達到19萬片、25.5萬片。3. 2027年底有機會開始大幅度擴充SoIC先進封裝產線，新增需求包括NVIDIA CPO、Feynman、MTK TPU v10tIcefish的需求，初步估計到2026年底、2027年底 SoIC月產能分別達到20,000片、45,000片。4. NVIDIA內部也有推出non-SoIC版本的Feynman，如果屆時生產良率未達標準，也可能會延後導入，所以現階段還是存在一些風險。5. 台積電也持續針對CoPoS進行研發，目前在12x reticle size的封裝尺寸遇到一些逆風，CoPoS第一條量產線最快將會在2028年投產，初步預估2028年CoPoS產能約10,000片/月，但仍需觀察客戶在最先進產品導入進度，仍然可能提前在2027年開始建置第一條量產線。6. 此外也觀察到，2027下半年聯發科的TPU v9t Humufish，預計會採用Intel EMIB-T先進封裝，主因為Humifish封裝尺寸約為10x的reticle size，台積電CoWoS-L目前最大封裝尺寸僅支援到9x多的reticle size。7. 另外在2027下半年Broadcom 的Pumafish目前開案停止，改由2顆Sunfish直接封裝在載板上。8. 依據目前客戶在GPU、CPU需求持續供不應求，CoWoS先進封裝在2027、2028年將會持續擴產，擴產幅度的成長率持續提升，比較值得留意的是，2027年開始，台積電有可能在SoIC先進封裝的擴產幅度開始有顯著的提升，資源投入開始變多，相關設備商能夠受惠。9. 因為N2以下將邏輯核心以及SRAM製作成同一塊的SoC，會導致SoC大部分的面積被無法繼續微縮的SRAM佔據空間，IC 設計成本會大幅度提高，將SRAM、運算核心改成垂直堆疊的SoIC，屬於SoC降成本、提升效能的最佳替代方案。10. 除了在邏輯製程，台積電的COUPE光引擎也會需要更大量的SoIC先進封裝，去製作電晶片、光晶片(EIC、PIC)的Hybrid bonding製程。11. 對於設備商來說，2027~2028年持續受惠台積電擴充CoWoS先進封裝產能，既有合作的設備廠弘塑、辛耘、志聖、均華、萬潤、倍利科…..等持續受惠，2027年開始，SoIC先進封裝對於設備商營收貢獻佔比有機會開始顯著提升，2028設備商將開始受惠SoIC、CoPoS擴產效應。12. 因SoIC所要求的潔淨度、精密度較CoWoS大幅提升，潔淨度可能需要奈米等級，精密度2um以下。CoPoS設備除了在設備體積、載具機構變大，monitor、量測等機構件也更為高階，整體來說，SoIC、CoPoS設備資本密集度大約較CoWoS提升約50%。13. 現有的SoC將GPU、SRAM….等功能整合在同一個晶片當中，SoIC屬於Chiplet架構，是把所有小晶片拆開來整合在一起。14. 為了提升效能、降低成本，未來會把製程微縮的重點放在邏輯核心，SoIC的垂直堆疊，相較過去平行溝通的傳輸面積會更多、傳輸距離會更短。